การเรียก edge triggered flip-flop (หรือเพียงแค่ flip-flop ในข้อความนี้) คือ การดัดแปลงสลักซึ่งทำให้สถานะเปลี่ยนแปลงได้เฉพาะในช่วงเวลาสั้นๆ เมื่อนาฬิกาเป็นพัลส์ เปลี่ยนจาก 0 เป็น 1 มีการกล่าวกันว่าทริกเกอร์บนขอบของพัลส์นาฬิกาและเรียกว่าฟลิปฟล็อปที่ทริกเกอร์จากขอบ
จุดประสงค์ของ edge triggered คืออะไร
ในการเรียกขอบ วงจรจะทำงานที่ขอบด้านลบหรือด้านบวกของสัญญาณนาฬิกา นั่นคือมันจะออกและกลับเข้าสู่ ISR ซ้ำแล้วซ้ำเล่า ตราบใดที่พินยังต่ำ
D flip-flop edge ถูกเรียกหรือระดับถูกเรียก
Classical positive-edge -triggered D flip-flopเมื่อสัญญาณนาฬิกาเปลี่ยนจากต่ำไปสูง จะมีเพียงหนึ่งแรงดันเอาต์พุต (ขึ้นอยู่กับ สัญญาณข้อมูล) ต่ำและตั้งค่า/รีเซ็ตสลักเอาต์พุต: ถ้า D=0 เอาต์พุตที่ต่ำกว่าจะต่ำ ถ้า D=1 เอาต์พุตบนจะต่ำ
อะไรที่ทำให้ flip-flop ใช้ได้บ้าง
เอาต์พุตของฟลิปฟล็อปสามารถเปลี่ยนได้โดยนำการเปลี่ยนแปลงเล็กน้อยในสัญญาณอินพุต การเปลี่ยนแปลงเล็กๆ น้อยๆ นี้สามารถเกิดขึ้นได้โดยใช้ a clock pulse หรือที่รู้จักกันทั่วไปว่าเป็น trigger pulse เมื่อทริกเกอร์พัลส์ดังกล่าวถูกนำไปใช้กับอินพุต เอาต์พุตจะเปลี่ยนไป ดังนั้นฟลิปฟล็อปจึงเป็น บอกว่าจะถูกเรียก
ขอบด้านลบที่กระตุ้น D flip-flop คืออะไร
Flip-flop แบบ master/slave ขอบลบที่ถูกกระตุ้นประกอบด้วย คู่ของ D-latches ที่เชื่อมต่อ ดังแสดงในรูปที่ 6.20(a) มาสเตอร์ติดตามอินพุต D ในขณะที่นาฬิกาอยู่ในระดับสูง และล็อคค่าของอินพุตที่เอาต์พุตของมาสเตอร์ที่ขอบต่อท้ายของพัลส์นาฬิกา
